聯發科首批2納米制程芯片設計成功，預計2026年底上市，性能功耗雙提升
2025-09-16 19:20:35來源：ITBear編輯：時寒峰
原標題：聯發科首批2納米制程芯片設計成功，預計2026年底上市，性能功耗雙提升
聯發科近日宣布，其基于臺積電2納米制程技術的旗艦系統單芯片（SoC）已完成設計流片，標志著該公司成為全球首批掌握這一先進制程技術的企業之一。據內部消息，該芯片預計將于2026年底正式投入商用，為高端移動設備及智能終端提供更強勁的性能支持。
臺積電此次推出的2納米制程技術采用了創新的納米片（Nanosheet）晶體管結構。相較于傳統技術，這一結構在性能、功耗控制及良品率方面均實現了顯著提升，為芯片設計提供了更靈活的優化空間。聯發科作為首批合作方，將率先應用該技術打造新一代旗艦芯片。
根據技術參數對比，臺積電的增強版2納米制程在邏輯密度上較現有N3E制程提升了1.2倍。在性能表現方面，該技術可在同等功耗下實現最高18%的性能提升，或在相同運行速度下降低約36%的功耗。這一突破性進展有望推動移動設備在續航、算力及散熱等關鍵指標上實現質的飛躍。
投稿郵箱：lukejiwang@163.com 詳情訪問鹿財經網：http://m.cqpengren.com
相關推薦
頭條資訊
